高度試験午前I暗記無料で始める

VLIWと命令レベル並列性とは?ぶいえるあいだぶりゅーとめいれいれべるへいれつせい

命令レベル並列性とは、1つの命令列の中に同時実行できる命令がどれだけ含まれるかの度合い。VLIWは、同時実行可能な複数の命令をコンパイラがあらかじめ1つの長い命令語にまとめておく方式で、実行順序の判断をハードウェアからコンパイラ側へ移すのが特徴。

最終更新:2026-10-07

試験情報

高度試験・午前I(全区分共通)の頻出用語/午前I(全区分共通)

高度試験の午前Iを最短で暗記する →

具体例

DSPや組込み向けプロセッサでは、演算・ロード・分岐の3命令を1語に詰めて同時発行する。ハードウェアに依存解析回路が不要なので、回路規模と消費電力を抑えられる。半面、依存が解けない箇所は空き(ノーオペレーション)で埋めるため、コード量が膨らむ。

試験での引っ掛け

スーパースカラは実行時にハードウェアが並列化を判断するのに対し、VLIWはコンパイル時に静的に決める。したがってVLIWは同じ実行ファイルが世代の違うチップで動かない(並列度が変わると再コンパイルが要る)点が弱点になる。

関連用語

解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。

高度試験の午前Iを最短で暗記する →

試験での特徴
  • 分野:午前I(全区分共通)
  • スーパースカラは実行時にハードウェアが並列化を判断するのに対し、VLIWはコンパイル時に静的に決める。