プロセッサとは？ぷろせっさ
プロセッサとは、主記憶から命令を取り出し（フェッチ）、解読し、実行する中心装置。性能はクロック周波数とCPI（Cycles Per Instruction：1命令あたりのクロック数）で決まり、1命令の実行時間＝クロック周期×CPI、毎秒の処理量はMIPS（Million Instructions Per Second：百万命令毎秒）で表す。
最終更新：2026-10-07
この語が出る過去問を解く →背景
かつては動作周波数を上げれば素直に速くなったが、消費電力と発熱が壁になり周波数の向上は頭打ちになった。そこで設計の重心が、1クロックあたりに片づける命令数を増やす方向——パイプライン、スーパースカラ、マルチコア——へ移った。午前I（科目A-1）ではPMや監査が専門の受験者も解くため、装置の内部構造より「周波数・CPI・MIPSを相互に換算できるか」という計算問題の形で問われる。
具体例
動作周波数2GHzならクロック周期は0.5ナノ秒。CPIが4なら1命令あたり0.5×4＝2ナノ秒で、毎秒5億命令＝500MIPSにあたる。逆にこの装置が1,000MIPSと示されていれば、1命令1ナノ秒なのでCPIは2と逆算できる。
試験での引っ掛け
MIPS値と周波数を直結させないこと——同じ2GHzでもCPIが違えば性能は倍違う。CPIは「クロック周波数÷毎秒の実行命令数」で逆算できる関係にあり、G・M・ナノの桁を揃え損ねる取りこぼしが多い。
関連用語
出た過去問
問題文で直接問われたものと、解説の中で触れられたものが含まれます。
出典：平成29年度 秋期 高度試験 午前Ⅰ 問4（IPA）
容量がaMバイトでアクセス時間がxナノ秒の命令キャッシュと、容量がbMバイトでアクセス時間がyナノ秒の主記憶をもつシステムにおいて、CPUからみた、主記憶と命令…
正解：(1-r)・x + r・y
要点：平均アクセス時間＝ヒット率×高速側＋ミス率×低速側
平均アクセス時間は、ヒット時とミス時の時間を出現割合で重み付けした期待値である。ミス率がrなのでヒット率は1-rとなり、ヒット時はキャッシュのx、ミス時は主記憶のyがかかる。したがって(1-r)x＋ryとなり、容量a・bは重みには関係しない。
出典：平成30年度 春期 高度試験 午前Ⅰ 問4（IPA）
メモリインタリーブの説明として、適切なものはどれか。
正解：主記憶を複数のバンクに分けて、CPUからのアクセス要求を並列的に処理できるようにする。
要点：メモリインタリーブは主記憶を分割し並列アクセスで高速化
メモリインタリーブは、主記憶を複数のバンク（区画）に分割し、連続するアドレスを異なるバンクへ順に割り当てる技法である。CPUからの連続アクセスを複数バンクで並行して処理できるため、見かけ上のメモリアクセス速度を高められる。
出典：平成30年度 春期 高度試験 午前Ⅰ 問7（IPA）
ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と、内部のPLL1、PLL2及び分周器の組合せでCPUに240MHz、シリアル…
正解：1／2の10乗
要点：分周比は入力周波数÷目標周波数に最も近い2のべき乗
分周器の入力はPLL1の出力なので 15MHz×8 ＝ 120MHz である。ここから115kHz付近を作るには 120,000÷115 ≒ 1,043 なので、2のべき乗では1,024＝2の10乗が近い。実際に 120MHz÷1,024 ＝ 約117.2kHz で、115kHzに対する誤差は約1.9%となり、±5%以内に収まる。
出典：令和元年度 秋期 高度試験 午前Ⅰ 問5（IPA）
容量がaMバイトでアクセス時間がxナノ秒の命令キャッシュと、容量がbMバイトでアクセス時間がyナノ秒の主記憶をもつシステムにおいて、CPUからみた、主記憶と命令…
正解：(1－r)・x + r・y
要点：平均アクセス時間＝ヒット率×高速側＋ミス率×低速側
平均アクセス時間は、キャッシュにヒットしたときとミスしたときの時間を、それぞれの発生確率で重み付けした期待値になる。ミス率がrなのでヒット率は(1-r)であり、平均アクセス時間は (1-r)・x + r・y と表される。容量aやbは確率とは無関係なので式には現れない。
出典：平成31年度 春期 高度試験 午前Ⅰ 問4（IPA）解説で登場
スーパスカラの説明として、適切なものはどれか。
正解：並列実行可能な複数の命令を、複数の演算器に振り分けることによって並列に実行する。
要点：スーパスカラは複数演算器へ命令を振り分ける命令レベル並列化
スーパスカラは、1つのプロセッサコア内に演算器を複数持ち、依存関係のない複数の命令を同時に各演算器へ振り分けて並列実行する方式である。命令レベル並列性を活用する技術で、1クロックで複数命令を完了できる。パイプラインを複数本並べた構成と考えるとよい。
出典・参考
公式シラバスの2 コンピュータシステム ＞ 1. プロセッサに掲載されている用語です。
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。