キャッシュメモリとは？きゃっしゅめもり
キャッシュメモリとは、CPUと主記憶の速度差を埋めるために間に置く、高速かつ小容量の記憶装置。直前に使ったデータや近くのデータが再び使われるという参照の局所性を利用して手元に置く。実効アクセス時間＝ヒット率×キャッシュのアクセス時間＋(1−ヒット率)×主記憶のアクセス時間で評価する。
最終更新：2026-10-07
この語が出る過去問を解く →背景
半導体の進歩でCPUの速度は伸び続けたが、主記憶の速度は同じ比率では伸びず、差が開いた。速いメモリは高価で大容量にできないため、全部を速くする代わりに「よく使う一部だけ」を速い側へ置くという妥協が生まれた。記憶階層（レジスタ→キャッシュ→主記憶→補助記憶）はこの妥協を段階化したもので、午前I（科目A-1）では実効アクセス時間の計算として毎回のように出る。
具体例
キャッシュ10ナノ秒・主記憶100ナノ秒でヒット率が0.9なら、実効アクセス時間は0.9×10＋0.1×100で19ナノ秒。ヒット率が0.95に上がれば14.5ナノ秒まで縮む。1次・2次と多段にした場合、全体のミス率は各段のミス率を掛け合わせた値になる。
試験での引っ掛け
ライトスルーは書込み時にキャッシュと主記憶を同時更新し、ライトバックは追い出し時にまとめて書き戻す。ライトバックの方が高速だが整合性の管理が複雑になる。多段構成でヒット率どうしを掛けると誤りで、掛けて求まるのはミス率のほう。
関連用語
出た過去問
問題文で直接問われたものと、解説の中で触れられたものが含まれます。
出典：令和2年度 10月試験 高度試験 午前Ⅰ 問7（IPA）解説で登場
SRAMと比較した場合のDRAMの特徴はどれか。
正解：メモリセル構成が単純なので、ビット当たりの単価が安くなる。
要点：DRAMは構造が単純で安価・大容量だがリフレッシュが必要
DRAMのメモリセルは1個のトランジスタとコンデンサという単純な構成で、集積度を高めやすく大容量化しやすいため、ビット単価がSRAMより安い。その代わりコンデンサの電荷が抜けるので定期的なリフレッシュが必要で、アクセス速度はSRAMに劣る。したがって主記憶にはDRAM、キャッシュメモリには高速なSRAMが使われる。
出典：令和3年度 春期 高度試験 午前Ⅰ 問4（IPA）
キャッシュメモリへの書込み動作には、ライトスルー方式とライトバック方式がある。それぞれの特徴のうち、適切なものはどれか。
正解：ライトスルー方式では、データをキャッシュメモリと主記憶の両方に同時に書き込むので、主記憶の内容は常に最新である。
要点：ライトスルーは主記憶も同時更新、ライトバックは追い出し時に書戻し
ライトスルー方式は、書込み時にキャッシュメモリと主記憶の両方へ同時に書くため、主記憶の内容が常に最新に保たれる。その代わり主記憶への書込みが毎回発生するので書込み性能は上がりにくい。ライトバック方式はいったんキャッシュだけに書き、追い出し時にまとめて主記憶へ書き戻すので高速だが、書き戻しの管理が必要になる。
出典：令和4年度 春期 高度試験 午前Ⅰ 問4（IPA）
キャッシュメモリのアクセス時間が主記憶のアクセス時間の1/30で、ヒット率が95%のとき、実効メモリアクセス時間は、主記憶のアクセス時間の約何倍になるか。
正解：0.08
要点：実効アクセス時間はヒット率で重み付けした平均で求める
実効アクセス時間は、ヒット時とミス時の時間を出現率で重み付けした平均で求める。主記憶のアクセス時間を1とすると、キャッシュは1/30なので0.95×(1/30)＋0.05×1＝0.0317＋0.05＝0.0817となる。したがって約0.08倍である。ミス率がわずか5%でも全体の6割以上を占めており、ヒット率の重要性が読み取れる。
出典：令和6年度 秋期 高度試験 午前Ⅰ 問4（IPA）
キャッシュメモリのアクセス時間が主記憶のアクセス時間の1/30で、ヒット率が95%のとき、実効メモリアクセス時間は、主記憶のアクセス時間の約何倍になるか。
正解：0.08
要点：実効アクセス時間はヒット時とミス時をヒット率で加重平均する
実効アクセス時間は、ヒット時とミス時の所要時間をそれぞれの確率で重み付けした平均である。主記憶のアクセス時間を1とすると、0.95×(1/30)＋0.05×1＝0.0317＋0.05＝0.082となり、約0.08倍である。
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。