分周器（プリスケーラ）とは？ぶんしゅうきぷりすけーら
分周器（プリスケーラ）とは、入力クロックを整数で割り、より低い周波数のクロックを作る回路。周辺機能ごとに必要な速度が違うため、コアクロックからタイマの計数クロックや通信のビットレートを派生させる段として必ず入る。試験ではタイマの周期計算や通信速度の設定計算で問われる。
最終更新：2026-10-06
この語が出る過去問を解く →背景
すべての周辺を高い周波数のまま動かせば、消費電力もEMIも無駄に増える。逆に低い周波数だけでは時間分解能が足りない。周波数の高い源を1つ持ち、必要な精度に応じて割り落とす構成にすれば、分解能と消費電力を機能ごとに配分できる。設計上は割り切れる比が取れるかが制約になり、要求する周期やボーレートから逆算して源の周波数を選ぶ順序になる。
具体例
48MHzのコアクロックを48分周して1MHz（1マイクロ秒刻み）にすると、16ビットタイマで約65.5ミリ秒まで数えられる。10ミリ秒周期の割込みが要るなら比較値を10000に設定する、という順で決める。
試験での引っ掛け
分周してもジッタの絶対値は減らない（周期に対する比率が下がるだけ）。またデューティ比は奇数分周で50パーセントからずれることがあり、常に半々になると思い込むと、クロックを波形として外部へ出す用途で外す。
関連用語
出た過去問
出典：平成29年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問11（IPA）
図に示すPLLがロック状態の場合、出力周波数f_outを基準周波数f_refで表したものはどれか。ここで、分周器の分周比はNとする。
正解：N・f_ref
要点：PLLの出力は基準周波数×分周比Nに落ち着く
PLLは、帰還してきた信号と基準信号の位相が一致するように電圧制御発振器を制御する回路である。ロック状態では帰還入力の周波数が基準周波数に等しくなるので、分周器で1/Nにされた後の周波数が基準周波数と一致することになる。したがって分周前の出力周波数は基準周波数のN倍になり、これを利用して逓倍クロックを作る。
出典：令和2年度 10月試験 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問11（IPA）
PLLのブロック図中のa～cに入れるべき回路の組合せとして、適切なものはどれか。
正解：a: 位相比較器、b: 分周器、c: 電圧制御発振器
要点：PLLは位相比較器・LPF・VCOと帰還分周器で構成される
PLLは、入力信号と帰還信号の位相差を位相比較器で検出し、その誤差をフィルタで平滑して電圧制御発振器の発振周波数を制御する閉ループである。出力の一部を分周器を通して位相比較器へ戻すことで、入力周波数の整数倍の安定した出力が得られる。したがってaが位相比較器、帰還経路のbが分周器、フィルタの後段cが電圧制御発振器となる。
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。