PLLとは？ぴーえるえる
PLLとは、出力を分周して基準クロックと位相を比べ、その誤差で電圧制御発振器を動かす負帰還ループ。ロックすると出力は基準×帰還分周比Nに収束するため、水晶発振子1個から系に必要な高い周波数を作り出せる。帰還分周比を変えれば同じ基準から複数系統の周波数を派生させられ、出力の質はジッタと位相雑音で評価する。
最終更新：2026-10-06
この語が出る過去問を解く →背景
数百MHzで直接発振する水晶は作れず、精度が要る基準は十数MHz程度に限られる。一方でMPUコア、USB、カメラインタフェースはそれぞれ違う高い周波数を要求する。基準を1個に絞って逓倍と分周で各系統を派生させれば、部品点数と外部発振源によるEMIの発生箇所を同時に減らせる。どの周波数をどの経路から取るかが、クロックツリー設計の出発点になる。
具体例
STマイクロエレクトロニクスのSTM32では、外部の8MHz発振子をPLLで逓倍して最大168MHzのコアクロックを作り、同じPLLの別出力からUSBが要求する48MHzを取り出す。逓倍比と分周比の組合せをレジスタで指定して構成する。
試験での引っ掛け
分周器を帰還側に置くと出力は基準のN倍になり、入力側に置いたときの1/Nとは向きが逆になる。またロック確立まで数十から数百マイクロ秒かかるため、起動シーケンスでロック検出を待たずに周辺を動かすと誤動作する。
関連用語
出た過去問
出典：平成29年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問11（IPA）
図に示すPLLがロック状態の場合、出力周波数f_outを基準周波数f_refで表したものはどれか。ここで、分周器の分周比はNとする。
正解：N・f_ref
要点：PLLの出力は基準周波数×分周比Nに落ち着く
PLLは、帰還してきた信号と基準信号の位相が一致するように電圧制御発振器を制御する回路である。ロック状態では帰還入力の周波数が基準周波数に等しくなるので、分周器で1/Nにされた後の周波数が基準周波数と一致することになる。したがって分周前の出力周波数は基準周波数のN倍になり、これを利用して逓倍クロックを作る。
出典：令和2年度 10月試験 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問11（IPA）
PLLのブロック図中のa～cに入れるべき回路の組合せとして、適切なものはどれか。
正解：a: 位相比較器、b: 分周器、c: 電圧制御発振器
要点：PLLは位相比較器・LPF・VCOと帰還分周器で構成される
PLLは、入力信号と帰還信号の位相差を位相比較器で検出し、その誤差をフィルタで平滑して電圧制御発振器の発振周波数を制御する閉ループである。出力の一部を分周器を通して位相比較器へ戻すことで、入力周波数の整数倍の安定した出力が得られる。したがってaが位相比較器、帰還経路のbが分周器、フィルタの後段cが電圧制御発振器となる。
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。