エンベデッドシステムスペシャリスト暗記無料で始める

PLLのブロック図中のa~cに入れるべき回路の組合せとして、適切なものはどれか。

エンベデッドシステムスペシャリスト試験/2020年度 10月試験 午前Ⅱ 問11/センサ・制御 / クロック生成

PLLのブロック図。入力信号がブロックaに入り、その出力が低域通過フィルタを通ってブロックcを経て出力信号となる。cの出力の一部がブロックbにフィードバックされ、bの出力がaへの入力(入力信号と合わせて)に戻る構成。
PLLのブロック図。入力信号がブロックaに入り、その出力が低域通過フィルタを通ってブロックcを経て出力信号となる。cの出力の一部がブロックbにフィードバックされ、bの出力がaへの入力(入力信号と合わせて)に戻る構成。
abc
ア位相比較器電圧制御発振器分周器
イ位相比較器分周器電圧制御発振器
ウ電圧制御発振器位相比較器分周器
エ電圧制御発振器分周器位相比較器

選択肢

正解と解説

正解:イ a: 位相比較器、b: 分周器、c: 電圧制御発振器

PLLは、入力信号と帰還信号の位相差を位相比較器で検出し、その誤差をフィルタで平滑して電圧制御発振器の発振周波数を制御する閉ループである。出力の一部を分周器を通して位相比較器へ戻すことで、入力周波数の整数倍の安定した出力が得られる。したがってaが位相比較器、帰還経路のbが分周器、フィルタの後段cが電圧制御発振器となる。

この問題を解く(同じ分野をあと9問) →

選択肢ごとの解説

出典:令和2年度 10月試験 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問11(IPA)原本の紙面を見る(IPA 問題冊子より)

この問題に出た用語

同じ分野の他の問題

最終更新:2026-10-06/解説・選択肢ごとの解説は資格暗記が独自に作成しています。問題文と選択肢の出典は上記のとおりです。