シフトレジスタとは？しふとれじすた
シフトレジスタとは、フリップフロップを数珠つなぎにし、クロックごとに保持内容を隣段へ1ビットずつ送る順序回路。直列と並列を相互に変換できるため、少ない信号線で多数の入出力を扱える。UARTやSPIの送受信部、疑似乱数を作るLFSRなど、直列データを扱う回路の基本形として繰り返し現れる。
最終更新：2026-10-06
この語が出る過去問を解く →背景
端子数はパッケージの大きさと単価を直接決め、基板上の配線本数は面積とノイズに効く。並列に線を引けば速いが、扱うビット数だけ本数が要る。空間方向に並べていたものを時間方向へ展開して線を減らす、という交換条件をそのまま回路の形にしたのがシフトレジスタで、シリアル通信そのものの原理でもある。
具体例
74HC595 のようなラッチ付きICを数珠つなぎにすると、データ・クロック・ラッチの3本でLEDを32個以上駆動できる。マイコン側はSPIの送信でそのまま流せるため、ポート不足をソフトの負荷をほとんど増やさずに解消できる。UARTの受信部も同じ原理で、1ビットずつ取り込んでから並列に受信レジスタへ移している。
試験での引っ掛け
nビット送るのにnクロックかかるので、更新の周期はクロック周波数と段数で決まり、表示のちらつきや取込みの遅れとして表に出る。ラッチ付きの型ではシフト途中の中間状態を出力へ出さないため、転送を終えてからラッチ信号を1回だけ与える。毎クロック与えるとデータが流れて見えてしまう。
関連用語
出た過去問
出典：平成30年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問4（IPA）解説で登場
JTAG（IEEE 1149.1）の説明として、適切なものはどれか。
正解：バウンダリスキャンテストの標準方式
要点：JTAGはバウンダリスキャンテストの標準インタフェース規格
JTAG（IEEE 1149.1）は、LSIの各入出力ピンの内側にバウンダリスキャンセルと呼ばれるレジスタを並べ、TDI/TDO/TCK/TMSの少数の信号でシフトレジスタとして直列に読み書きする規格である。これにより、基板に実装した後でもピンの値を外部から設定・観測でき、はんだ付け不良や配線の断線・短絡を検査できる。現在ではデバッグ用インタフェースとしても広く使われている。
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。