バウンダリスキャンテストとは？ばうんだりすきゃんてすと
バウンダリスキャンテストとは、LSIの各ピンの内側に置いたセルを直列につなぎ、そのシフトレジスタ経由で外部から信号値を設定・観測して、基板上のはんだ不良や配線の断線・短絡を検出するテスト手法。IEEE 1149.1（JTAG）として標準化され、TDI・TDO・TCK・TMSの4本で制御する。
最終更新：2026-10-06
この語が出る過去問を解く →背景
表面実装が細密化し、BGAのように端子がパッケージの下へ潜る形が普通になると、テスタの探針を当てる場所そのものが基板上から消える。インサーキットテストの前提だったテストパッドを置く余地も、高密度基板では取りにくい。物理的に触れないなら観測点をチップの側に作り込んでしまえばよい、という発想の転換から生まれた仕組みで、端子を4本足すだけで基板全体の接続を電気的に走査できる。
具体例
BGAパッケージのFPGAやSoCは大半がこの機能を備え、量産ラインでは同じJTAG端子からデバッガ接続やコンフィギュレーションROMの書込みも行う。基板設計の段階でデイジーチェーンの順序を決めておけば、複数のICを1本のスキャンチェーンでまとめて検査できる。
試験での引っ掛け
見つかるのは基板実装の欠陥に限られ、LSI内部の論理設計の誤りやソフトウェアの不具合はこの手法では現れない。チップ内部のフリップフロップを直列につないで内部回路を試験するスキャンパステストとは、対象がチップの外側か内側かで線が引かれる。この機能を持たない部品が挟まる配線区間は、そもそも走査の対象にならない点も落としやすい。
関連用語
出た過去問
出典：平成30年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問4（IPA）
JTAG（IEEE 1149.1）の説明として、適切なものはどれか。
正解：バウンダリスキャンテストの標準方式
要点：JTAGはバウンダリスキャンテストの標準インタフェース規格
JTAG（IEEE 1149.1）は、LSIの各入出力ピンの内側にバウンダリスキャンセルと呼ばれるレジスタを並べ、TDI/TDO/TCK/TMSの少数の信号でシフトレジスタとして直列に読み書きする規格である。これにより、基板に実装した後でもピンの値を外部から設定・観測でき、はんだ付け不良や配線の断線・短絡を検査できる。現在ではデバッグ用インタフェースとしても広く使われている。
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。