JTAGとは？じぇいたぐ
JTAGとは、LSIのピン近傍に直列接続したシフトレジスタを通じて、外部から入出力の値を設定・観測できるようにするテスト用インタフェース規格。IEEE 1149.1として標準化され、基板のはんだ不良や配線の断線・短絡を、物理的な探針を当てずに検査できる。
最終更新：2026-10-06
この語が出る過去問を解く →背景
表面実装と多層基板が普及すると、部品の下や内層にある配線にテスト用の探針を当てられなくなり、従来のインサーキットテストが物理的に成立しなくなった。そこで検査点を基板の外ではなくLSIの内側に持ち込み、ピンの値をチップ経由で読み書きするという発想が採られた。少ない信号線で内部を覗けるこの経路は、後にCPUの停止・レジスタ参照・フラッシュ書込みといったデバッグ操作の入口としても使われるようになり、現在の組込み開発ではこちらの用途で触ることのほうが多い。
具体例
SEGGERのJ-LinkのようなデバッグプローブをJTAGまたはSWD端子へ接続し、ブレークポイントの設定、レジスタとメモリの参照、フラッシュ書込みを行う。Arm CoreSightを備えたデバイスでは、同じ経路から実行トレースの取得までできる。
試験での引っ掛け
本来の目的は基板実装後のバウンダリスキャンテストで、デバッグ用途は後から広まった応用である。この順序を逆に覚えないこと。またJTAGは開発の便利な入口であると同時に、出荷品で開いたままなら内部を読み出される経路にもなるため、量産時に無効化するかどうかがセキュリティ設計の論点になる。
関連用語
出た過去問
出典：平成30年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問4（IPA）
JTAG（IEEE 1149.1）の説明として、適切なものはどれか。
正解：バウンダリスキャンテストの標準方式
要点：JTAGはバウンダリスキャンテストの標準インタフェース規格
JTAG（IEEE 1149.1）は、LSIの各入出力ピンの内側にバウンダリスキャンセルと呼ばれるレジスタを並べ、TDI/TDO/TCK/TMSの少数の信号でシフトレジスタとして直列に読み書きする規格である。これにより、基板に実装した後でもピンの値を外部から設定・観測でき、はんだ付け不良や配線の断線・短絡を検査できる。現在ではデバッグ用インタフェースとしても広く使われている。
出典：令和2年度 10月試験 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問19（IPA）
マイコンのJTAGを利用したデバッグ手法の説明として、適切なものはどれか。
正解：マイコンの端子を通して、外部からマイコン内蔵のデバッグ支援機能を操作し、デバッグを行う。
要点：JTAGデバッグはチップ内蔵のデバッグ機能を外部から操作する
近年のマイコンは、CPUの停止・再開、レジスタやメモリの読み書き、ブレークポイント設定といったデバッグ支援機能をチップ内部に内蔵している。JTAG方式のデバッグでは、専用の端子を通して外部のデバッガからこの内蔵機能を操作するため、実機のプログラムをそのまま動かしながら解析できる。CPUを別の装置に置き換えるインサーキットエミュレータやROMを置き換える方式とは異なり、実装したままの状態で調べられるのが利点である。
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。