論理合成とは？

論理合成の意味

HDLによる機能記述（RTL）から、対象デバイスのライブラリに基づくゲートレベルのネットリストを自動生成する処理。面積・速度・消費電力の制約を与えて最適化する。

論理合成の具体例

合成後は配置配線を行い、実配線の遅延を含めたタイミング解析（STA）で制約充足を確認する。

論理合成は試験でどう引っ掛けられる？

配置配線（P&R）とは別工程。 合成時点の遅延はライブラリに基づく見積りにすぎず、実配線を含む正確なタイミング検証は配置配線後のSTAで行う。C言語などの動作記述からRTLを起こす高位合成とも段階が違い、RTLの記述内容を検証するシミュレーションとも別。

論理合成と関連する用語

• HDL
• FPGA

論理合成が出た過去問

• FPGAの設計フローとして、適切なものはどれか。

  正解：機能の記述 → 論理合成 → 配置配線

  要点：FPGA設計は機能記述→論理合成→配置配線の順に進む

  FPGAの開発では、まずHDLなどで回路の機能を記述し、次に論理合成によってその記述をルックアップテーブルやフリップフロップといった内部素子のネットリストへ変換する。続く配置配線で、そのネットリストを実チップ上のどの素子に割り当て、どの配線資源でつなぐかを決め、書込み用のデータを生成する。この「記述→論理合成→配置配線」の順序は逆転しない。

  出典：平成30年度 春期 エンベデッドシステムスペシャリスト試験 am2 問20（IPA）