HDLとは？

HDLとは、ディジタル回路の構造や動作をテキストで記述する言語。記述から論理合成ツールがゲートレベルのネットリストを生成する。テストベンチによるシミュレーション検証も同じ言語で書ける。

エンベデッドシステムスペシャリスト試験の過去問では1回出題されています。

えいちでぃーえる

エンベデッドシステムスペシャリスト試験の頻出用語／午前II／別名：ハードウェア記述言語、VHDL、Verilog HDL、SystemVerilog、ハードウェア記述言語（HDL）

HDLの意味

ディジタル回路の構造や動作をテキストで記述する言語。記述から論理合成ツールがゲートレベルのネットリストを生成する。テストベンチによるシミュレーション検証も同じ言語で書ける。

レジスタ転送レベル（RTL）で、クロック同期の代入としてフリップフロップの動作を記述する。

すべての記述が合成可能とは限らない。遅延指定など、シミュレーション専用の構文がある。

FPGAの設計フローとして、適切なものはどれか。
正解：機能の記述 → 論理合成 → 配置配線
要点：FPGA設計は機能記述→論理合成→配置配線の順に進む
FPGAの開発では、まずHDLなどで回路の機能を記述し、次に論理合成によってその記述をルックアップテーブルやフリップフロップといった内部素子のネットリストへ変換する。続く配置配線で、そのネットリストを実チップ上のどの素子に割り当て、どの配線資源でつなぐかを決め、書込み用のデータを生成する。この「記述→論理合成→配置配線」の順序は逆転しない。
出典：平成30年度春期エンベデッドシステムスペシャリスト試験 am2 問20（IPA）

最終更新：2026-08-25／解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。