論理回路の遅延とハザードとは？ろんりかいろのちえんとはざーど
論理回路の遅延とハザードとは、ゲートは入力変化から出力確定まで有限の伝搬遅延を持つ。経路ごとに遅延が違うと、入力変化の直後に本来出ないはずの一瞬のパルス（ハザード、グリッチ）が生じる。クリティカルパス遅延がクロック周期の上限を決めるため、性能設計の根拠として問われる。
最終更新：2026-10-06
応用情報を最短で暗記・合格する →具体例
A が変化したとき、NOT を通る経路だけ1段分遅れるため A + Ā が一瞬0になることがある。冗長な積項をあえて残して経路差を埋める、あるいは出力をフリップフロップで受けて安定後の値だけ採用する（同期設計）ことで実害を消す。
試験での引っ掛け
論理式が等価なら回路も等価、と考えると誤る。簡単化で冗長項を消すとハザードが出る場合がある。またハザードは組合せ回路の一時的な誤出力で、順序回路が誤った状態を記憶してしまう「メタステーブル」とは別現象。
関連用語
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。