CPLDとは？しーぴーえるでぃー
CPLDとは、積和形の論理ブロックと固定的な配線網からなる、比較的小規模なプログラマブルロジックデバイス。回路構成を不揮発メモリに保持するため電源投入直後から動作でき、信号の遅延も見積もりやすい。グルーロジックや電源シーケンス制御に使われる。
最終更新：2026-10-06
エンベデッドSPを最短で暗記・合格する →具体例
基板上で複数のリセット信号とイネーブルの順序を組み、電源の立ち上がる順番を守らせる用途に置く。FPGAが外部ROMから構成情報を読み込んでいる間、先に起動したCPLDが周辺デバイスを停止状態に保つ、という組合せもよくある。
試験での引っ掛け
FPGAより小規模というだけでなく内部構造も違う。FPGAはルックアップテーブル方式で構成情報を揮発性メモリに持つため起動に時間がかかり、CPLDは即時に立ち上がる。規模だけで選ぶと起動シーケンスの要件を落とす。
関連用語
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。