割込みレイテンシとは？わりこみれいてんし
割込みレイテンシとは、割込み要求が上がってから、対応するハンドラの最初の命令が実行されるまでの時間。実行中の命令の完了待ち、割込み禁止区間の残り、より高い優先度の割込みの処理、コンテキスト退避とベクタ参照までが積み上がる。実時間性の設計根拠になるのは平均ではなく最悪値。
最終更新：2026-10-06
エンベデッドSPを最短で暗記・合格する →背景
割込みは即座に応じるもの、という直観のままでは実時間の保証にならない。実際には排他のための禁止区間や、退避すべきレジスタの本数といったハードとソフト双方の事情が遅れとして積み上がる。どこまで遅れうるかを数え上げられて初めて、制御周期やデッドラインを約束できる。この最悪値をハード側の工夫で削るか、ソフトの構造で削るかが設計判断になる。
具体例
Arm Cortex-Mでは割込み時のレジスタ退避をハードウェアが行い、末尾連鎖（tail-chaining）で連続する割込みの退避・復帰を省くため、レイテンシが十数サイクル規模で決まる。ハンドラと使用データを高速なTCMやRAMへ置き、フラッシュのウェイトを避ける配置も定番の削り方。
試験での引っ掛け
平均で語ると設計が破綻する。長い割込み禁止区間が1か所あるだけで、最悪値はそこまで伸びる。またレイテンシはハンドラの先頭に着くまでで、処理を終えて復帰するまでの時間や、RTOSがタスクへ切り替えるディスパッチ遅延は別勘定。デッドラインの検証はこれらの合計で行う。
関連用語
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。