ハードウェア記述言語（HDL）とは？はーどうぇあきじゅつげんご
ハードウェア記述言語（HDL）とは、論理回路の動作や構造をテキストで記述する言語で、VHDLとVerilog HDLが代表。書いた記述から論理合成ツールがゲート回路を組み立てる。バージョン管理・シミュレーション・部品の再利用がソフトウェアと同じようにできるため、大規模な回路を現実的な工数で設計できる。通信機器の転送処理を担うFPGAやASICもこの記述から作られる。
最終更新：2026-10-06
ネットワークSPを最短で暗記・合格する →背景
回路の規模がゲート数万を超えると、図面で描いて人が追うやり方では設計も検証も回らなくなる。動作を文章で書いて機械に回路へ落とさせれば、規模が増えても記述量は緩やかにしか増えず、差分の管理も検証も自動化できる。スイッチやルータが回線速度そのままの速さでパケットを処理できるのは、汎用CPUの逐次処理ではなく、この方法で作った専用回路が転送を担っているからである。
具体例
「クロックの立ち上がりでカウンタを1増やす」という数行の記述から、合成ツールがフリップフロップと加算器の回路を生成し、FPGAへ書き込める。テストベンチで入力波形を与えれば、実機を作る前にシミュレーションで動作を確かめられる。新しいプロトコルへの対応が機器の世代交代を伴うのは、この工程を経るためである。
試験での引っ掛け
見た目がプログラミング言語に似ているため逐次実行として読みたくなるが、記述の大半は「同時に存在する回路」を表す。代入の並び順は実行順を意味しないので、ソフトウェアの感覚で書くと合成結果が意図とずれる。またシミュレーションで動いても、合成後のタイミング検証を通らなければ実機では動かない。
関連用語
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。