チップレットと3次元実装とは？ちっぷれっととさんじげんじっそう
チップレットと3次元実装とは、1枚の大きなダイに全機能を載せるのをやめ、演算部・入出力部・メモリを別々の小さなダイ（チップレット）に分けて作り、パッケージ内の高速な配線で結んで1つの部品に仕上げる作り方。3次元実装はダイを縦に積み、貫通電極（TSV）で層どうしを直結して、配線長を詰めながら実装面積も抑える技術である。
最終更新：2026-10-06
ネットワークSPを最短で暗記・合格する →背景
高速スイッチの転送性能は、1チップが処理できるビット毎秒と、転送表やバッファに使えるメモリ帯域で頭打ちになる。微細化の進みが鈍る一方で要求される転送容量は上がり続けたため、1枚の巨大なチップで解く路線に無理が出た。処理部・入出力部・メモリを別のダイに分けてパッケージ内で結べば、それぞれに適した製造プロセスを選べ、大面積ゆえの歩留まり低下も避けられる。
具体例
高密度なスイッチ用チップでは、シリアライザ／デシリアライザを含む入出力部と演算部を別ダイにし、転送表やパケットバッファ用のメモリを隣接配置する構成が採られる。DRAMを積層して広帯域で結んだHBMは、短い配線距離と多数の接続点によって、通常のDDRメモリの数倍の帯域を実現している。
試験での引っ掛け
微細化の延長ではなく、微細化が鈍る中で性能を伸ばす別軸の手段である点が要点。またパッケージ内の帯域が上がっても、装置としての転送性能は前面ポートの合計・内部の経路・転送表の参照速度のどれかが先に律速するため、チップ単体の数値をそのまま装置のスループットと読むと外す。
関連用語
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。