ブール代数と論理式の簡略化とは？ぶーるだいすうとろんりしきのかんりゃくか
ブール代数と論理式の簡略化とは、真偽の2値を対象に、論理積・論理和・否定の規則で式を扱う代数体系。分配則やド・モルガンの法則（¬(A∧B)＝¬A∨¬B、¬(A∨B)＝¬A∧¬B）で式を等価変形すると、同じ機能をより少ない項で表せる。論理回路では、その項数の削減がそのままゲート数・段数・遅延・消費電力の削減になる。
最終更新：2026-10-06
エンベデッドSPを最短で暗記・合格する →背景
ハードウェアでは、論理式の項数がそのまま素子数と配線として面積とコストに現れる。段数が増えれば伝搬遅延が積み上がり、動作周波数の上限を決めてしまう。式を短くする作業が机上の整理ではなく面積・速度・電力の実利に直結するのが、ハードウェア側の事情である。いまは論理合成ツールが自動でやるが、なぜその形へ落ちたのかを読めなければ、タイミング違反や資源超過の原因を追えない。
具体例
4変数までならカルノー図が実務的で、隣り合う1のマスを2のべき乗個ずつ囲んで積項へまとめる。仕様上ありえない入力組合せをドントケア（×）として置けば、そのマスを都合よく1と見なして囲みを大きくでき、項数がさらに減る。FPGAではLUTの入力数が固定なので、項数そのものより「何入力に収まるか」が実装後の資源量を決める。
試験での引っ掛け
ド・モルガンで否定を各項へ配ると、∧と∨も必ず入れ替わる。¬(A∧B)は¬A∨¬Bであって¬A∧¬Bではなく、ここを落とすのが定番の誤り。XORはORと違い、どちらか一方だけが真のときだけ真になる。ドントケアも「どちらでもよい」であって「0でよい」ではないので、実機で本当に起こり得ない入力かを確かめずに置くと、想定外の入力で出力が不定になる。
関連用語
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。