記憶階層とキャッシュのヒット率とは？きおくかいそうときゃっしゅのひっとりつ
記憶階層とキャッシュのヒット率とは、レジスタ・キャッシュ・主記憶・補助記憶を「速いが高価で小容量」から「遅いが安価で大容量」へ段階配置した構成が記憶階層。目的のデータがキャッシュ上にある割合がヒット率で、実効アクセス時間はヒット率で重み付けした平均として求まる。局所性が成り立つ限り、この構成が効く。
最終更新：2026-10-06
エンベデッドSPを最短で暗記・合格する →背景
半導体は速さと単価が反比例する。全域をSRAMで組めば速いが単価も消費電力も現実的でなく、全域を外部DRAMやフラッシュにすれば遅すぎる。アクセスが時間的・空間的に偏るという局所性の経験則を使い、よく触る分だけ速い層へ置く折衷が記憶階層である。組込みではもう一段の問題があり、ヒットとミスで実行時間が変わるため、最悪実行時間を保証したい制御系ではキャッシュがむしろ邪魔になる。
具体例
キャッシュ10ns・主記憶100ns・ヒット率90%なら、実効アクセス時間は 10×0.9＋100×0.1＝19ns と近似できる。一方ハードリアルタイム制御では、この揺らぎを嫌ってキャッシュを無効化し、アクセス時間が一定のTCM（密結合メモリ）へ割込みハンドラを置くという判断も採られる。
試験での引っ掛け
重み付け平均の考え方が数値計算でそのまま問われる。ヒット率が上がるほど実効時間はキャッシュ側へ寄るが、ミス時を「主記憶の時間だけ」とするか「キャッシュを探した時間も加える」かで答えが変わるので、問題文の定義を先に確かめること。平均が縮んでも最悪値は縮まない点も落としやすい。
関連用語
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。