CPU内部の命令読取り用バスとデータアクセス用バスとを分離するハーバードアーキテクチャを用いる目的として、適切なものはどれか。

選択肢

• アCPU以外のバスマスターを使用可能にする。
• イバスの信号線の本数を減らす。
• ウプログラムの実行時間を短縮する。
• エメモリの内容を保護する。

正解と解説

正解：ウ プログラムの実行時間を短縮する。

ハーバードアーキテクチャは、命令用とデータ用のバス（および記憶領域）を分けることで、命令の読取りとデータの読み書きを同じサイクルで並行して行える構成である。バス競合による待ち合わせが起きないため、命令の実行効率が上がりプログラムの実行時間を短縮できる。

選択肢ごとの解説

• アCPU以外のバスマスターを使えるようにするのはDMAコントローラなどバス調停の仕組みの話である。
• イバスを二系統に分けるため信号線はむしろ増える方向であり、削減が目的ではない。
• ウ正しい。命令フェッチとデータアクセスを並行させて実行時間を短縮することが目的である。
• エメモリ内容の保護はメモリ保護機構やMMUが担うもので、バス分離の目的ではない。

この問題に出た用語

• ノイマン型アーキテクチャとハーバードアーキテクチャ
• バスマスタ
• DMA

同じ分野の他の問題

• プロセッサの高速化を図る手法であるスーパースカラの説明として、適切なものはどれか。2024年度 春期 午前Ⅱ 問21
• パイプラインの深さをD、パイプラインピッチをP秒とすると、I個の命令をパイプラインで実行するのに要する時間を表す式はどれ…2021年度 春期 午前Ⅱ 問21
• 図はプロセッサによってフェッチされた命令の格納順序を表している。aに該当するプロセッサの構成要素はどれか。2019年度 秋期 午前Ⅱ 問18
• 1台のCPUの性能を1とするとき、そのCPUをn台用いたマルチプロセッサの性能Pが、 P = n / (1 + (n-1…2018年度 秋期 午前Ⅱ 問19
• マルチプロセッサによる並列処理で得られる高速化率（単一プロセッサのときと比べた倍率）Eを、次の式によって評価する。E =…2017年度 秋期 午前Ⅱ 問20