CPUの構成と命令実行サイクルとは？しーぴーゆーのこうせいとめいれいじっこうさいくる
CPUの構成と命令実行サイクルとは、CPUは制御装置・演算装置（ALU）・レジスタ群からなり、命令をフェッチ→デコード→実行→書き戻しの順で繰り返す。性能見積りではクロック周波数だけでなく1命令あたりのサイクル数と並列度が効くため、機器の更改やコア増設で短くなるのは並行に実行できる処理だけ、という方式判断の前提になる。
最終更新：2026-10-06
システムアーキテクトを最短で暗記・合格する →背景
命令の実行を段階へ分けたことで、段を重ねて流すパイプラインや複数命令の同時発行という並列化の余地が生まれた。一方で周波数の向上は発熱で頭打ちになり、性能の伸びはコア数と命令レベルの並列へ移っている。SAでこれを押さえる意味は、レガシー刷新の際に「新しい機械へ載せ替えれば速くなる」という説明が成り立たない理由を、単一スレッドの逐次処理という構造から言えることにある。
具体例
Apple の M系プロセッサや AWS の Graviton は周波数ではなくコア数と並列度で性能を出す設計で、単一スレッドで回る夜間バッチはコアを増やしても短くならない。プログラムカウンタは次に実行する命令のアドレスを保持し、分岐のたびに書き換えられる。
試験での引っ掛け
プログラムカウンタは次に実行する命令のアドレス、命令レジスタは取り出した命令そのもので、この2つを入れ替える誤答が定番。解読は制御装置、演算はALUという分担も併せて問われる。またクロック周波数の比だけで処理時間の比を出すと、命令数とCPIの違いを無視した見積りになる。
関連用語
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。