低消費電力技術（DVFS・クロックゲーティング）とは？ていしょうひでんりょくぎじゅつ
低消費電力技術（DVFS・クロックゲーティング）とは、CMOS回路の消費電力は、スイッチングによる動的電力（おおむね周波数と電圧の2乗に比例）と、待機時も流れる漏れ電流による静的電力から成る。DVFSは負荷に応じて動作電圧と周波数を動的に下げる技術、クロックゲーティングは使っていない回路へのクロック供給を止める技術。
最終更新：2026-10-07
高度試験の午前Iを最短で暗記する →具体例
電圧を1.2Vから0.9Vへ、周波数を2GHzから1.4GHzへ落とすと、動的電力は約(0.9/1.2)^2×(1.4/2)＝約0.39倍になる。処理時間は伸びるが、待機の多いスマートフォンやサーバでは総消費エネルギーが下がる。使わないコアは電源そのものを切るパワーゲーティングも併用する。
試験での引っ掛け
周波数だけ下げても電力の削減幅は限定的で、電圧を同時に下げて初めて2乗の効果が効く。また周波数を半分にすると処理時間が2倍になるため、同じ仕事量に対するエネルギーは単純に半分にはならない（レースツーアイドルが有利な場合もある）。
関連用語
出典・参考
解説は資格暗記が独自に作成しています。過去問の出典は各問題に記載のとおりです。